💾 RETRO_LOG // PROTOCOL.LAIN

[ CATEGORY / 💾 RETRO_LOG ]

MATCHED_ITEMS: 18

[2026/9/15]

Z80エミュレーター開発記第4回：ハードウェアバスとエミュレーションの勘所

Z80エミュレーター開発記の最終回。M1サイクルの4 T-state構成（T1-T2でオペコードフェッチ、T3-T4でデコード＋DRAMリフレッシュ）、メモリリード/ライトの3 T-state構成、I/Oサイクルの自動ウェイト挿入、WAIT信号の半クロック位相ズレ問題、命令単位エミュレーション vs サイクル単位エミュレーションの精度と性能のトレードオフ、テーブルデコーダーの現実的な性能優位性、コールバック方式によるCPUコアとシステムの分離設計、zexdoc/zexallによる検証戦略、そしてJS/WASMでのZ80コア全体設計を解説する。

[2026/9/14]

Z80エミュレーター開発記第3回：命令セットとプレフィックスデコードのカラクリ

Z80エミュレーター開発記の第3回。8080互換の1バイトオペコードの8ビットパターン分解（x/y/z/p/qフィールド）、CBプレフィックスによるビット操作・シフト命令の拡張、EDプレフィックスによるブロック転送・I/O命令の追加、DD/FDプレフィックスの『HL→IX/IY読み替え』メカニズム、DDCB/FDCBの4バイト命令と非公式な『結果のレジスタコピー』副作用、SLL・IXH/IXLなど非公式命令の発生原因、エミュレーターのデコーダー設計（ステートマシン方式 vs テーブル方式）までを解説する。

[2026/9/14]

Z80エミュレーター開発記第2回：レジスタ構造と「裏レジスタ」の美学

Z80エミュレーター開発記の第2回。8080互換のAF/BC/DE/HLレジスタペア、Z80固有のIX/IYインデックスレジスタ、裏レジスタ（AF'/BC'/DE'/HL'）のEX/EXX命令による切り替え機構、フラグレジスタFの全8ビット（S/Z/Y/H/X/P|V/N/Cと非公式フラグF3/F5）の命令ごとの挙動、特殊レジスタI/R/SP/PC/WZ、そしてこれらをJavaScriptのTypedArrayでどう表現するかの設計判断を、Ken Shirrifのダイ写真解析を交えながら詳述する。

[2026/9/14]

Z80エミュレーター開発記第1回：インテルからの独立とZ80誕生の歴史

Z80エミュレーター開発に向けた連載第1回。Intel 8080の開発者フェデリコ・ファジンがZilogを創業し、嶋正利とともにZ80を設計するまでの経緯を、Intelの組織的背景、Exxon Enterprisesによる出資の裏事情、8080の電源設計上の制約（+5V/-5V/+12Vの3系統電源と2相クロック）に対するZ80の回答（単一5V電源・単相クロック・内蔵DRAMリフレッシュ）、命令セットの拡張思想、CP/Mとの共生によるソフトウェアエコシステムの形成、そしてパソコン・アーケード・ゲーム機・ポケコンへの採用拡大までを技術的視点から詳述する。

[2026/9/8]

[Computer] DOOMやSimCity 2000の音。90年代DOS/V PCを支配したSound BlasterとYamaha OPL音源の歴史

80年代末のPC Speakerからの脱却、AdLibの登場、Sound BlasterによるFM音源＋8bit/16bit PCMの統合、Yamaha OPL2/OPL3（YM3812/YMF262）の技術仕様、そしてWaveTable移行と物理チップの消滅まで。90年代PCオーディオ史を徹底解説。